CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL 钟

搜索资源列表

  1. clock.rar

    0下载:
  2. 具有流水灯报点的数字钟实验 含有报告,用VHDL编写,Water at point of light with the number of minutes containing the report of the experiment, prepared by VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:49959
    • 提供者:alan
  1. Counter60min

    0下载:
  2. VHDL语言编写的一个六十进制计数器(用于分钟),一个脉冲输入引脚,一个复位引脚,8个BCD码输出引脚,一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。-A 60 binary counter(for minute) programmed with VHDL language.A pulse input, a reset input, eight BCD code output BCD code, a carry bit output. It is one of my total 9 m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:207690
    • 提供者:chzhsen
  1. shizihong

    0下载:
  2. 用VHDL语言编写数字钟的程序,实现数字钟的几个功能,如计时、校时、闹钟和整点报时-Digital clock using VHDL language programs, digital clock several functions, such as timing, timing, alarm and hourly chime
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2046
    • 提供者:小西
  1. EDACLOCK

    0下载:
  2. 用VHDL语言编写数字钟的程序,实现数字钟的完整功能,如计时、校时、闹钟和整点报时-Digital clock using VHDL language programs, digital clock several functions, such as timing, timing, alarm and hourly chime
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:394969
    • 提供者:小西
  1. eda-chengxu

    0下载:
  2. VHDL语言源程序,使用元件例化的方法设计简易数字钟-VHDL language source code, the use of components instantiated designed simple digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1046
    • 提供者:gaoxue
  1. clock

    0下载:
  2. 完成数字钟表的功能,可以实现整点报时,闹钟和设置时间-The completion of the functions of digital watches, you can bring the whole point timekeeping, alarm clock and set-up times
  3. 所属分类:assembly language

    • 发布日期:2017-04-10
    • 文件大小:1303
    • 提供者:姜楠
  1. shuzizhong

    0下载:
  2. 大学VHDL实验数字钟源码,有的专业数字电路实验设计也有要求做的。-University of VHDL experimental digital clock source, and some professional digital circuit design has also requested to do so.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:515
    • 提供者:史善爽
  1. szz

    0下载:
  2. 该文件是用VHDL变成实现的数字钟程序,请指教!-The document is a VHDL implementation of the digital clock into the procedure, please advise!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:135974
    • 提供者:张友钟
  1. digtal

    0下载:
  2. 时、分、秒、实现数字钟的基本VHDL源代码。-Digital clock basic VHDL source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1969
    • 提供者:jm2005
  1. shi

    0下载:
  2. 数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:309293
    • 提供者:zhaozheng
  1. clock

    0下载:
  2. 用VHDL开发的数字钟资料 完整的实验代码-Developed using VHDL digital clock Experimental data integrity code
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-12
    • 文件大小:2682419
    • 提供者:melody
  1. digital_clock

    0下载:
  2. 数字钟vhdl程序,能够显示年月日,时分秒,还有闰年-digital_clock.It can show the year,month,day and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1206
    • 提供者:吴传平
  1. shuizhongvhdl

    0下载:
  2. 这时一个数字钟的VHDL程序,有计时、校时、整点报时功能,很适合做EDA设计之用-When a digital clock in VHDL procedures, time, school hours, the whole point timekeeping function, it is suitable for use in EDA Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1439
    • 提供者:小黄
  1. shuzizhong2008

    0下载:
  2. 这时一个关于数字钟的VHDL程序,有计时、校时、报时等功能-When a digital clock on the VHDL program, there is time, school time, timer and other functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:81187
    • 提供者:吴凯
  1. clock

    0下载:
  2. 基于vhdl的数字钟,分别由6个数码管显示24小时、60分钟、60秒的计数显示;设有校时、校分、秒清零校正功能,分别由3个按键控制;验证可用。-On vhdl digital clock, respectively, by 6 digital tube display 24 hours, 60 minutes, 60 seconds of the count display with school hours, school hours, seconds, cleared correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:267348
    • 提供者:ly
  1. vsz

    0下载:
  2. 这是一段数字钟的VHDL程序,简单易行。具有闹钟功能 ,适用于初学者。-This is a digital clock in VHDL process, simple and easy. With the alarm clock function, for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:56885
    • 提供者:星光
  1. digitalclock

    0下载:
  2. 数字钟的VHDL设计 具有整点报时、闹钟等功能 -VHDL design of digital clock the whole point timekeeping, alarm clock and other functions
  3. 所属分类:Windows Kernel

    • 发布日期:2017-04-01
    • 文件大小:13482
    • 提供者:小涛
  1. CANDY1

    0下载:
  2. 用VHDL实现的数字钟,实现消抖,计时,显示分秒,秒表等功能-VHDL implementation with digital clock and realize elimination shake, timing, displays minutes and seconds, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1343
    • 提供者:凌云
  1. VHDLshili

    0下载:
  2. 此内容为VHDL设计实例 一共有三个都是关于数字钟的功能要求的 但是没有说明 能看懂就行-The contents of VHDL design examples are a total of three functional requirements on the digital clock in but did not say can read on-line
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1667
    • 提供者:贵树生
  1. digitclock

    0下载:
  2. 用vhdl实现的数字钟,具有整点报时,调时功能。-Implemented using vhdl digital clock, with the whole point timekeeping, transfer-time functionality.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:190715
    • 提供者:王瑞
« 1 2 3 4 5 6 78 9 10 11 12 13 »
搜珍网 www.dssz.com